PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2000-155552

(43) Date of publication of application: 06.06.2000

(51)Int.Cl.

G09G 3/20

G02F 1/133

G09G 3/36


(21)Application number: 10-344855 (22)Date of filing:

19.11.1998

(71)Applicant : NEC CORP

(72)Inventor: HORI YOSHIHIKO

(54) LIQUID CRYSTAL DISPLAY DEVICE AND VIDEO DATA TRANSFER METHOD



(57)Abstract: PROBLEM TO BE SOLVED: To improve EMI resistance characteristics by reducing the length of wiring for connecting a signal processing circuit and a source driver, and avoiding increase in EMI caused by through-holes.

SOLUTION: Plural pieces of line memories 222 224 having memory capacities capable of storing video data at least for one display line and serial conversion circuits 501,..., 508 corresponding to the number of source drivers are arranged; the video data for the one display line stored in the 1st line memory 222 are divided into the number of the source drivers; the divided video data each are converted into serial data and transferred to

the source drivers, and the video data are restored to parallel data by parallel conversion circuits in the source drivers and divided into eight pieces in 256-bit unit and paralleltransferred to a liquid crystal panel.

LEGAL STATUS

[Date of request for examination]

19.11.1998

Date of sending the examiner's decision of rejection 1

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number] [Date of registration] 3266119 11.01.2002

Number of appeal against examiner's decision of rejection 1

[Date of requesting appeal against examiner's decision of rejection 1

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特i期2000-155552

(P2000-155552A)
(43)公開日 平成12年6月6月(2000.6.6)

(51) Int.Cl.7		裁別記号		FI				テーマコート*(参考)
G 0 9 G	3/20	633		C09G	3/20		633B	2H093
							633H	5 C 0 0 6
		611					611C	5 C 0 8 0
		623					623J	
G02F	1/133	505		C 0 2 F	1/133		505	
			審查請求	有 請求	関の数12	FΟ	(全 16 頁)	最終頁に続く

	審查請求	マ 有	請求項	の数12	FD	(全 16 頁)	最終頁に続く
(21)出願番号	特願平10-344855	(71)	人職出	000004		会社	
(22) 日瀬(日	平成10年11月19日(1998.11.19)					五丁目7番1号)
		(72)	発明者	堀 良 東京都 式会社	港区芝	五丁目7番1号	日本電気株
		(74)	代理人	100097 弁理士		城と	


最終頁に続く

(54) 【発明の名称】 液晶表示装置及び映像データ転送方法

(57)【要約】

【課題】 本発明は、信号処理回路とソースドライバと の間を結ぶ配線の長さを削減し、スルーホールに起因す るEMIの増加を回避して耐電磁妨害特性の向上を図る ことを課題とする。

【解決手段】 少なくとも1表示ライン分の映像データを記憶できるメモリ容量を有する複数個ラインメモリ22、224とソースドライバの数に応じた数のシリアル変換回路501、…,508とを信号処理回路20に設け、第1ラインが映像データをソースドライバの数に分割し、分割した映像データの各々をシリアルデータに変換してソースドライバへ転送し、ソースドライバ内のパラレル変換回路で映像データをパラレルデータに復元して液晶パネル30に256ビット単位で8分割してパラレル転ばする



【特許請求の範囲】

【請求項1】 外部機器から入力された映像データを表示する液晶表示装置であって.

示9 を祝館水不表直じめつく、 前記映像データの1表示ライン分を、表示手段を駆動するソースドライバの数に応じて分割する手段と、

当該分割プロック毎の映像データをドットごとにシリア ルに読み出し、更にドットごとのデータをシリアル形式 に変換する手段と、

当該分割プロックと当該ソースドライバとを1対1で対 応させた状態で当該シリアル変換された映像データのシ リアル転送を実行する手段と、

当該ソースドライバ毎に前記シリアル版送されてきたシ リアル形式の前記映像データを所定ビット長にバラレル 変換してバラレル形式の映像データを生成する手段と、 前記ソースドライバの各々からの当該バラレル形式の映 像データを前記ソースドライバの配列に応じて組み合わ サで1ま示ライン外の牌像データを領示する王時レ

前記復元された1表示ライン分の映像データを前記表示 手段にパラレル転送して表示する手段とを有することを 特徴とする液晶表示装置。

【請求項2】 外部機器から入力された映像データを表示する液晶表示装置であって、

前記映像データの1表示ライン分を、表示手段を駆動す るソースドライバの数に応じて分割し、当該分割である 少年の映像データをシリアル形式の前記映像データにシ リアル突換するとともに、当該分割ブロックと当該ソー スドライバとを1対1で対応させた状態で当該シリアル 変換された映像データのシリアル転送を実行する信号処 理回路を有し、

前記信号処理回路に並列に接続され、各々が自己に前記 シリアル転送されてきたシリアル形式の前記映像データ を所定ビット長にパラレル変換してパラレル形式の映像 データを生成する複数の前記ソースドライバレ

前記ソースドライバの各々からの当該パラレル形式の映 嬢データを前記ソースドライバの配列に応じて組み合わ せて前記1 表示ライン分の映像データを復元するととも に、当該役元された1 表示ライン分の映像データを前記 表示手段にパラレル転送して表示する前記表示手段とを 有することを特徴とする高組表示表置。

【請求項3】 前記信号処理回路は、

前記映像データの1表示ライン分を、前記表示手段を駆動する前記ソース:ドライバの数に応じた前記分割プロック数に分割して記憶する複数のラインメモリを有することを特徴とする請求項2に記載の液晶表示法置。

【請求項4】 前記信号処理回路は、

前記分割プロックに1対1に対応して設けられ、前記ラ インメモリの各々に記憶されている前記分割プロック毎 の映像データを、当該分割プロックに対応させてシリアル ル形式の前記映像データにシリアル変換するシリアル変 換回路を有することを特徴とする請求項2に記載の液晶

表示装置。

【請求項5】 前記シリアル変換回路は、前記分割プロックと当該ソースドライバとを1対1で対応させた状態 で当該シリアル変換された映像データのシリアル転送を 実行することを特徴とする請求項4に記載の液晶表示装 要

【請求項6】 前記ソースドライバの各々は、

前記シリアル交換回路に1対1に対応して接続され、当 該ソースドライバ毎に前記シリアル転送されてきたシリ アル形式の前記映像データを所定ビット長にプレル 換してパラレル形式の映像データを生成するパラレル変 換回路を有することを特徴とする請求項2に記載の液晶 表示途曹、

【請求項7】 外部機器から入力された映像データを表 示手段に転送するための映像データ転送方法であって、 前記映像データの1表示ライン分を、表示手段を駆動す るソースドライバの数に広じて分割する下程と

当該分割ブロック毎の映像データをシリアル形式の前記 映像データにシリアル変換する工程と、

当該分割ブロックと当該ソースドライバとを1対1で対 応させた状態で当該シリアル変換された映像データのシ リアル転送を実行する工程と

当該ソースドライバ毎に前記シリアル解送されてきたシリアル形式の前記映像データを所定ビット表にバラレル 交換してバラレル形式の映像データを生成する工程と、前工程からの当該バラレル形式の映像データを前記ソースドライバの配別に応じて組み合わせて1表示ライン分の映像データを復元する工程と

前記復元された1表示ライン分の映像データを前記表示 手段にパラレル転送して表示する工程とを有することを 特徴とする映像データ転送方法.

【請求項8】 外部機器から入力された映像データを表示手段に転送するための映像データ転送方法であって、 示手段に転送するための映像データ転送方法であって、 動するソースドライバの数に応じて分割し、当該分割プロック集の映像データをシリアル形式の前記映像データをシリアル形式の前記映像データと当該、 にシリアル変換するとも低・当該分割プロックと当該 ソースドライバとを1対1で対応させた状態で当該シリアル実験された映像データのシリアル転送を実行する信 ラ処理工程を有し、

前記ソースドライバの各々が自己に前記シリアル転送されてきたシリアル形式の前記映像データを所定ビット長 にバラレル変換してバラレル形式の映像データを生成するソースドライバ工程と、

前記ソースドライバ工程からの当該バラレル形式の映像 データを前記ソースドライバの配列に応じて組み合わせ 可能11表示ライン分の映像データを提示さるとも に、当該復元された1表示ライン分の映像データを前記 表示手段にパラレル転送して表示する表示工程とを有す ることを確認セオる映像データを減すが来 【請求項9】 前記信号処理工程は、

前記映像データの1表示ライン分を、前記表示手段を駆動する前記ソースドライバの数に応じた前記分割プロッ の数に分割して記憶するメモリ工程を有することを特徴 とする請求項名に記載の映像データ転送方法。

【請求項10】 前記信号処理工程は、

前記分割プロックに1分1 に対応して、前記・モリ工程 の各々に記憶されている前記分割プロック年の映像デー 夕を、当該分割プロックに対応させてシリアル形式の前 記映像データにシリアル変換するシリアル変換工程を有 することを特徴とする請求項8に記載の映像データ転送 方法。

【請求項11】 前記シリアル変換工程は、前記分割ブロックと当該ソースドライバとを1対1で対応させた状態で当該シリアル変換された映像データのシリアル転送を実行することを特徴とする請求項10に記載の映像データ転送方法。

【請求項12】 前記ソースドライバ工程は、

前記シリアル突機工程に1対1に対応して、当該ソース ドライバ毎に前記シリアル転送されてきたシリアル形式 の前記映像データを所定ピット長にバラレル交換してパ ラレル形式の映像データを生成するパラレル交換工程を 有することを特徴とする前交項8に記載の映像データ転 送方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フラットパネルディスプレイ技術に関し、特に、外密機器から入力された 映像データを表示する液晶表示装置、及び外部機器から 入力された映像データを表示手段に転送するための映像 データ転送方法に属する。

[0002]

【従来の技術】従来、発品を示該置のソースドライバま での映像データの配線は、図名に示すように、外緒の映 像データのビット数の2倍、または、整数倍のビットで バスラインを構成していた。また、映像データのビット 数が4ビットや6ビットとビット数が少なく、かつ、今 日のように多ピン出力のソースドライバがなかったため にソースドライバを多数接続しなぐてはならない場合 は、バスラインを構成しアエ・ビッユ。ドライバを全数

は、バスラインを構成してそこにソースドライバを接続 していた。

【0003】このような表示技術としては、例えば、特 開平6-45508号公報に記載めるのがある(第1段 県大街),するわち、第1度米技術は、基板と、基板上 に配置された複数の半導体駆動回路と、基板上で半導体 駆動回路のそれぞれの近傍に配置された、半導体駆動回 路にクロック信号を供給する複数の第1ボンディングバ ッドと、基板上で半導体駆動回路のそれぞれの近傍に配 での第2ボンディングバッドと、基板上に配置された、半導体駆動回路へデータ信号を依結する複数 の第2ボンディングバッドと、基板上に配置されまりの の第2ボンディングバッドと、基板上に配置されまりの の第2ボンディングバッドと、基板上に配置でも110つ第 1ボンディングバッドのそれぞれに接続された複数のクロック信号線と、基板上に配置され且つ第2ボンディングバッドに接続された複数のデータ信号線と、億2 で 個 2。複数のデータ信号線は、第2ボンディングバッド同士を互いに接続する第1線と、第1線にデータ信号を供給する第2線とを含んでいてもよいし、第1ボンディングバッドのそれぞれに接続されていてもよい。

【0004】半導体駆動回路は、トランジスタなどの個別半導体業子や個別洋海体部品より構成してもよいし、参別で半導体部品とり構成してもよいし、第1後来技術では、クロック信号線と第1ボンディングバッドとを介して、半導体駆動回路に別間にクロック信号を持ちることができる。ひ、一般では、そのから、後来の形光表示パネルスシなデータ信号と供給すると、各駆動回路に対してデータ信号を供給するととができる。ひから、後来の形光表示パネルスシなデータ信号出力用のボンディングパッド及び信号線が不要となり、ボンディングパッド数が減少する。その結果、駅動回路周辺の指線密形が伝端される。

【0005】また、配線密度の低減により駆動回路とボンディングパッドとの距離を適正な距離に保つことができるため、それらをワイヤボンディングした際の信頼性を従来の蛍光表示パネルよりも向上することができることが収載されている。

【0006】また、このような表示技術としては、例え ば、特開平6-148665号公報に記載のものがある (第2従来技術)。すなわち、第2従来技術は、液晶表 示素子のガラス基板上に複数個の駆動用回路素子を搭載 すると共にこれらの回路素子への入出力配線群と外部か らの入力ターミナル領域を備えた液晶表示装置におい て、入力ターミナル領域に設けられる入力配線群を駆動 用回路素子に対して共通に使用されるバスライン用配線 と、駆動用回路素子ごとに独立して使用される専用配線 とを有している。第2従来技術では、入力配線のインビ ーダンスは液晶表示素子の表示特件に影響を与えるが、 その影響度はすべての配線において同等ではなく、配線 の用途によって影響の小さいものと大きいものとがあ る。また、影響の小さい配線群と大きい配線群とを深別 し、影響の小さい用途の配線群は一つの外部入力ターミ ナルからバスラインによって各駆動用回路素子に給電す るようにし、影響の大きい用途の配線群は各駆動用回路 素子ごとに独立して給電できるようにしたのであり、影 響の大きい用途の配線群は専用配線でインピーダンスを 低くすることが容易なため良好な表示特性が得られ、そ の他の用途はバスラインによって接続されるため入力タ ーミナル領域の個数の増加が抑えられることが記載され ている

[0007]

【発明が解決しようとする課題】しかしながら、第1, 2従来技術において、今日のように映像データのビット 数が増え、かつ、要求される映像データの転送速度が高 進化してくると、バスラインの転送周波数またはソース ドライバの動作周波数の二眼に跟界があるために、バス ラインのビット数を映像データの整数倍にしなければな なない状況により、配線がワント基板を 占する面積 の増加や配縁の増加によるEMI(電磁妨害:elec tromagnetic interference) の場化などが問題となってきた。

【0008】本発明は掛かる問題点を鑑みてかされたものであり、その目的とするところは、信号処理回路とソースドライバとの間を結本部級の長さを削減し、スルーホールに起因するEMIの増加を回避して耐電磁妨害特性の向上を図ることができる液晶表示装置及び映像データ転送方法を提供する点にある。 【0009】

【課題を解決するための手段】本発明の請求項1に記載 の要旨は、外部機器から入力された映像データを表示す る液晶表示装置であって、前記映像データの1表示ライ ン分を、表示手段を駆動するソースドライバの数に応じ て分割する手段と、当該分割ブロック毎の映像データを ドットごとにシリアルに読み出し、更にドットごとのデ ータをシリアル形式に変換する手段と、当該分割ブロッ クと当該ソースドライバとを1対1で対応させた状態で 当該シリアル変換された映像データのシリアル転送を実 行する手段と、当該ソースドライバ毎に前記シリアル転 送されてきたシリアル形式の前記映像データを所定ビッ ト長にパラレル変換してパラレル形式の映像データを生 成する手段と、前記ソースドライバの各々からの当該パ ラレル形式の映像データを前記ソースドライバの配列に 応じて組み合わせて1表示ライン分の映像データを復元 する手段と、前記復元された1表示ライン分の映像デー タを前記表示手段にパラレル転送して表示する手段とを 有することを特徴とする液晶表示装置に存する、また本 発明の請求項2に記載の要旨は、外部機器から入力され、 た映像データを表示する液晶表示装置であって、前記映 像データの1表示ライン分を、表示手段を駆動するソー スドライバの数に応じて分割し、当該分割ブロック毎の 映像データをシリアル形式の前記映像データにシリアル 変換するとともに、当該分割ブロックと当該ソースドラ イバとを1対1で対応させた状態で当該シリアル変換さ れた映像データのシリアル転送を実行する信号処理回路 を有し、前記信号処理回路に並列に接続され、各々が自 己に前記シリアル転送されてきたシリアル形式の前記映 像データを所定ビット長にパラレル変換してパラレル形 式の映像データを牛成する複数の前記ソースドライバ と、前記ソースドライバの各々からの当該パラレル形式 の映像データを前記ソースドライバの配列に応じて組み 合わせて前記1表示ライン分の映像データを復元すると ともに、当該復元された1表示ライン分の映像データを 前記表示手段にパラレル転送して表示する前記表示手段

とを有することを特徴とする液晶表示装置に存する。ま た本発明の請求項3に記載の要旨は、前記信号処理回路 は、前記映像データの1表示ライン分を、前記表示手段 を駆動する前記ソースドライバの数に応じた前記分割ブ ロック数に分割して記憶する複数のラインメモリを有す ることを特徴とする請求項2に記載の液晶表示装置に存 する。また本発明の請求項4に記載の要旨は、前記信号 処理回路は、前記分割プロックに1対1に対応して設け られ、前記ラインメモリの各々に記憶されている前記分 割ブロック毎の映像データを、当該分割ブロックに対応 させてシリアル形式の前記映像データにシリアル変換す るシリアル変換回路を有することを特徴とする請求項2 に記載の液晶表示装置に存する。また本発明の請求項5 に記載の要旨は、前記シリアル変換回路は、前記分割プ ロックと当該ソースドライバとを1対1で対応させた状 態で当該シリアル変換された映像データのシリアル転送 を実行することを特徴とする請求項4に記載の液晶表示 装置に存する。また本発明の請求項6に記載の要旨は、 前記ソースドライバの各々は、前記シリアル変換回路に 1対1に対応して接続され、当該ソースドライバ毎に前 記シリアル転送されてきたシリアル形式の前記映像デー 夕を所定ビット長にパラレル変換してパラレル形式の映 像データを生成するパラレル変換回路を有することを特 徴とする請求項2に記載の液晶表示装置に存する。また 本発明の請求項7に記載の要旨は、外部機器から入力さ れた映像データを表示手段に転送するための映像データ 転送方法であって、前記映像データの1表示ライン分 を、表示手段を駆動するソースドライバの数に応じて分 割する工程と、当該分割ブロック毎の映像データをシリ アル形式の前記映像データにシリアル変換する工程と 当該分割ブロックと当該ソースドライバとを 1 対 1 で対 応させた状態で当該シリアル変換された映像データのシ リアル転送を実行する工程と、当該ソースドライバ毎に 前記シリアル転送されてきたシリアル形式の前記映像デ ータを所定ビット長にパラレル変換してパラレル形式の 映像データを生成する工程と、前工程からの当該パラレ ル形式の映像データを前記ソースドライバの配列に応じ て組み合わせて1表示ライン分の映像データを復元する 工程と、前記復元された1表示ライン分の映像データを 前記表示手段にパラレル転送して表示する工程とを有す ることを特徴とする映像データ転送方法に存する。また 本発明の請求項8に記載の要旨は、外部機器から入力さ れた映像データを表示手段に転送するための映像データ 転送方法であって、前記映像データの1表示ライン分 を、前記表示手段を駆動するソースドライバの数に応じ て分割し、当該分割ブロック毎の映像データをシリアル 形式の前記映像データにシリアル変換するとともに、当 該分割プロックと当該ソースドライバとを1対1で対応 させた状態で当該シリアル変換された映像データのシリ アル転送を実行する信号処理工程を有し、前記ソースド

ライバの各々が自己に前記シリアル転送されてきたシリ アル形式の前記映像データを所定ビット長にパラレル変 換してパラレル形式の映像データを生成するソースドラ イバ工程と、前記ソースドライバ工程からの当該パラレ ル形式の映像データを前記ソースドライバの配列に応じ て組み合わせて前記1表示ライン分の映像データを復元 するとともに、当該復元された1表示ライン分の映像デ ータを前記表示手段にパラレル転送して表示する表示工 程とを有することを特徴とする映像データ転送方法に存 する。また本発明の請求項9に記載の要旨は、前記信号 処理工程は、前記映像データの1表示ライン分を、前記 表示手段を駆動する前記ソースドライバの数に応じた前 記分割ブロック数に分割して記憶するメモリ工程を有す ることを特徴とする請求項8に記載の映像データ転送方 法に存する。また本発明の請求項10に記載の要旨は、 前記信号処理工程は、前記分割ブロックに1対1に対応 して、前記メモリ工程の各々に記憶されている前記分割 ブロック毎の映像データを、当該分割ブロックに対応さ せてシリアル形式の前記映像データにシリアル変換する シリアル変換工程を有することを特徴とする請求項8に 記載の映像データ転送方法に存する。また本発明の請求 項11に記載の要旨は、前記シリアル変換工程は、前記 分割ブロックと当該ソースドライバとを 1 対1 で対応さ せた状態で当該シリアル変換された映像データのシリア ル転送を実行することを特徴とする請求項10に記載の 映像データ転送方法に存する。また本発明の請求項12 に記載の要旨は、前記ソースドライバ工程は、前記シリ アル変換工程に1対1に対応して、当該ソースドライバ 毎に前記シリアル転送されてきたシリアル形式の前記映 像データを所定ビット長にパラレル変換してパラレル形 式の映像データを生成するパラレル変換工程を有するこ とを特徴とする請求項8に記載の映像データ転送方法に 存する。

[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0011】図1は、本売明の映像データ販法方法を実 行する流晶表示表電10の一実施形態を説明するための 機能ブロック図である。本実施形態では、流晶表示表置 10に、少なくとも1表示ライン分(1024ドット か、各ドットは、8ビットで構成)の映像テータを記憶 できるメモリ容量を有する複数個ラインメモリ222、 224とソースドライバ1(2...,8)の数に応じた 数のシリアル交換回路501,…,508とを信号処理 回路20に設け、液晶表示表置10に入力された映像データを第1ラインメモリ22とに記憶し、第1ラインメ モリ22と映像データが1表示ライン分(1024ドット分) 蓄積された後、この第1ラインメモリ222に 蓄積されている1表示ライン分(1024ドット分)。

8) に分割し、分割した映像データ (=1024/8= 128ドット分)の各々をシリアル形式の前記映像デー タに変換してソースドライバ1(2,…,8)へ転送 し、ソースドライバ1(2.…,8)内のパラレル変機 回路11(21, …, 81)で映像データ(128ビッ ト×8=1024ビット)をパラレル形式の映像データ に復元して液晶パネル30に256ビット単位で8分割 してパラレル転送する一方、次の表示ライン分(102 4ドット分)の映像データを第2ラインメモリ224に 記憶し、第2ラインメモリ224に映像データが1表示 ライン分(1024ドット分)蓄積された後、この第2 ラインメモリ224の映像データをソースドライバ1 (2, …, 8)の数(=8)に分割し、分割した映像デ 一夕(=1024/8=128ドット)の各々のドット ごとのデータ (この例では8ビット) をシリアル形式の 前記映像データに変換してソースドライバ1(2.…. 8) へ転送し、ソースドライバ1(2, …, 8) 内の (図9にソースドライバのブロック図を示す) パラレル 変換回路11(21, …, 81)で各々のドットごとの データを8ビットパラレル形式のデータに復元してから ソースドライバ内のシフトレジスタとラッチで行方向に 展開し、液晶パネル30に転送し、以後同様に処理をす ることを特徴としている。ソースドライバ内のディレイ 回路はこの例のパラレル変換の場合、映像データが入力 されはじめてから8クロック後からパラレル形式の映像 データが出力されるため、8クロック分、映像データを 行方向に展開するためのシフトレジスタとラッチが動作 を開始する時間を遅らせるためである。また、1/8分 周回路は、パラレル形式の映像データが8クロック毎に パラレル変換回路から出力されるためである。

【0013】パーソナルコンピュータ等の外部機器から 入力される同期クロックCLOCK及び水平同期信号出 SYNC及び垂直同期信号VSYNCに応じて、信号処 理回路20は、R(赤)、G(縁)、B(青)各8ビッ トの映像データを第1ラインメモリ222に記憶し、1 表示ライン分(1024ドット分)の映像データが蓄積 された後、映像データをソースドライバの数に分割し、 シリアル変換してソースドライバ1(2,…,8)の各 々にシリアル転送する。ソースドライバの数は、映像デ ータまたはソースドライバ1(2,…,8)のビット数 に等しいことが望ましい(例えば、映像データがR, の、B各8ビットであるなたば、ソースドライバ1

(2, …, 8) も8個) が、物に制限するものではない。この間に、次の表示ライン分(1024ドット分)の映像データが入力された場合、この次の1表示ライン分(1024ドット分)の映像データを第2ラインメモリ224 に読み込む。

【0014】図1の場合は、R, G, B各2ビットの映 像データSDATA1 (SDATA2, …, SDATA 8) にシリアル変換している。

【0015】なお、映像データSDATA1 (SDAT A2,…, SDATA8)のビット数 (同時に転送され るビット数)は、(映像データの転送速度) ÷ (ソース ドライバ1 (2,…,8)の動作局波数の限界)できま ス

【0016】ソースドライバ用スタートバルスSSPに 応じてソースドライバ1(2,…,8)の各々はシリア ル変換されて信号処理回路20から出力される映像デー タの受信を開始する。映像データSDATA1(SDA TA2,…,SDATA8)の各々は、ソースドライバ 用クロックSCLKに同期して、対応するシースドライバ バ1(2,…,8)に入力され、ソースドライバ1 (2,…,8)でパラレン変機されて液晶パネル30を 駆動する映像データとして使用される。

【0017】このような仕組みにより、信号処理回路2 のとソースドライバ1(2,…,8)の間の配線は、1 対1で結ばれることになる、接言すれば、流乱表示装置 10の構造上、ソースドライバ1(2,…,8)は、必 ず一直線上に配置される。このため信号処理回路20の 出力の本数が同じで、ソースドライバ1(2,…,8) への配線を1対1で配線することができるならば、ソー スドライバ1(2,…,8)までの映像データの配線の 総延長は、猟くすることがをきる。

【0018】また、従来の方法でのソースドライバ1 (2, …, 8)までの配線の本数と、木実施形態を用い たソースドライバ1(2, …, 8)までの配線の本数が 等しいならば、どちらも同じ周波数で転送することがで きる。映像データの配線の総距長が短くなるならば、E MIに対して効果が得られる。

[0019]図2は、図1の流晶表示装置10における 信号処理回路20及びソースドライバ1(2,…,8) の一接統形態を示す回路図である。本来は、映像データ は、R. G. Bの3系統あるが、各々構成が同じである ため、観明を簡単にするために、図2では1系統分のみ について観明する。 【0020】本実施形態では、映像データは8ビット (BIT1, …, BIT8)で構成され、液晶パネル3 0を駆動するソースドライバは8個(すなわち、1, …, 8)で構成されて水平方向に1024ドットを備え た液晶パネル30を駆動する。

【0021】信号処理回路20は、メモリ領域1/8~8/8(8ビット構成)で構成される第1ラインメモリ 22とメモリ領域1/8 ~8/8'(8ビット構成)で構成される第1ラインメモリ 221を表する。【00221分配の形式を表する。【00221分に、アーリナルンビュータ等の外部機器から入力される開かフック CLOCK及び水平同期信号HSYNC及び垂直同期信号VSYNCに応じて、第1ラインメモリ222及び第2ラインメモリ224に身とる制御信号、ソースドライバ1,…,8に与えるソースドライバ用スタートバルス SSPをツースドライバ用クロックSCLKを生成する

【0023】第1ラインメモリ222の1/8と第2ラインメモリ224の1/8'とは各々、ソースドライバに書き込む時候データを配停さる領域である。第1ラインメモリ222の2/8と第2ラインメモリ222の2/8と第2ラインメモリ224の2/8'とは各々、ソースドライバ2に書き込む映像データを記憶する領域である。

【0024】ソースドライバ【(2.・・・、8)が8個であるため、第1ラインメモリ222は、メモリ領域で8~8/8【8ビット構成)の8個のメモリで構成される。同様に、第2ラインメモリ224は、メモリ領域1/8、8、8/8、(8ビット構成)の8個のメモリで構成される。映像データが8ビットで、ソースドライバ【(2.・・・、8)の出力ドット数が128ドットであるため、第1ラインメモリ222の8個のメモリ領域1/8、8/8【8ビット構成】の大きさは、8bit×128=1024bitとなる。

【0026】信号処理回路20は、第1ラインメモリ2 22の出力した、ソースドライバ1(2,…,8)毎に 分けられた領域の映像データをシリアル変換回路501 (502,…,508)で映像データSDATA1(S DATA2,…,SDATA8)に変換し、各ソースド ライバ1(2,…,8)毎にシリアル転送する。

【0027】ソースドライバ1(2,…,8)には、従来のソースドライバ1(2,…,8)の回路のはかに、 映像データ5DATA1(SDATA2,…,5DATA8)に変換された1表示ライン分(1024ビット分)の映像データをパラレル形式の映像データに復元するための、128ビットパラレル出力ができるパラレル変換回路11(21,…,81)を設けておく、

【0028】タイミング制物回路226は、バーソナルコンピュータ等の外部機器から入力される同期クロック CLOCK、水平同期信号HSYNC及び連直同期信号 VSYNCに基づいて、第1ラインメモリ222へのデータの誘み書きのタイミングの制御、第1ラインメモリ 222の切り替え、シリアル変換回路501(502、...,508)の制御、ドラインの制御を答う。

【0029】本実施形態の動作を図3のタイミング図を 用いて説明する。図3は、図1の液晶表示装置10の動作を説明するためのタイミングチャートである。

【0030】本実施形態では、映像データは8ビットであり、図中の映像データDATA1は1ドット目の映像データ、映像データDATA2は2ドット目の映像データを意味する。映像データは、映像データDATA1024まで用意されている。

[0031] 映像データは、8ビットパラレル形式の映 嬢データ (B1T1, …, B1T8) として、映像データ タDATA1,映像データDATA2, …,映像データ DATA1024の順で信号処理回路20に入力され、 第1ラインメモリ222のメモリ領域1/8, …,8/ 8に順次書き込まれる。

【0032】信号処理回路20は、メモリ領域8/8まで映像データを第1ラインメモリ222に書き込み終わった後、次の表示ライン分(1024ドット分)の映像データを、第2ラインメモリ224のメモリ領域1/8′から順次書き込んでいく。

【0033】第1ラインメモリ222のメモリ頻域1人 8に接続するシリアル変換回路501は、映像データ ATA10BIT1~BIT8、映像データDATA128 のBIT1~BIT8。…、映像データDATA128 のBIT1~BIT8の順に、映像データDATA128 のBIT1~BIT8の順に、映像データをソースドラ イバに出力する。第1ラインギリ222のメモリ領域2/8に接続するシリアル変換回路502は、映像データ DATA129のBIT1~BIT8、映像データ DATA130のBIT1~BIT8、映像データ DATA256のBIT1~BIT8の順に、映像データとイスを156のBIT1~BIT8の順に、映像データをソースドライバ2に出力する。同様に、第1ライン メモリ222のメモリ領域8/8に接続するシリアル突 換回路508は、映像データDATA897のBIT1 〜BIT8、映像データDATA898のBIT1〜BIT8、…、映像データDATA1024のBIT1〜BIT8の順に、映像データをソースドライバ8に出力する。

【0034】第2ラインメモリ224のメモリ領域1/ 8'に接続するシリアル変換回路501は、映像データ DATA1のBIT1~BIT8、映像データDATA 2のBIT1~BIT8, …、映像データDATA12 8のBIT1~BIT8の順に、映像データをソースド ライバ1に出力する。一方、第2ラインメモリ224の メモリ領域2/8'に接続するシリアル変換回路502 は、映像データDATA129のBIT1~BIT8. 映像データDATA130のBIT1~BIT8, …. 映像データDATA256のBIT1~BIT8の順 に 映像データをソースドライバ2に出力する。 同様 に、第2ラインメモリ224のメモリ領域8/8'に接 続するシリアル変換回路508は、映像データDATA 897のBIT1~BIT8、映像データDATA89 8のBIT1~BIT8, …、映像データDATA10 24のBIT1~BIT8の順に、映像データをソース ドライバ8に出力する。

【0035】なお、本実施形態においては映像データの 出力順、ビットの最下位ビットLSB、最上位ビットM SBの順を制限されるものではない。

【0036】シリアル変換回路501で映像データSD ATA1にシリアル変換し、順次ソースドライバ1にシ リアル転送し、ソースドライバ1内部のパラレル変換回 路11で8ビットの1ドット分の映像データに復元し、 128ドット分(出力1~出力128)の映像データを それぞれの出力に割り当てる。また、シリアル変換回路 502で映像データSDATA2にシリアル変換し、順 次ソースドライバ2にシリアル転送し、ソースドライバ 2内部のパラレル変換回路21で128ドット分(出力 129~出力255)の映像データをパラレル形式の映 像データに復元する。同様に、シリアル変換回路508 で映像データSDATA8にシリアル変換し、順次ソー スドライバ8にシリアル転送し、ソースドライバ8内部 のパラレル変換回路81で128ドット分(出力897 出力1024)の映像データをパラレル形式の映像デ ータに復元する。

【0037】信号処理回路20は、以後、次の表示ライン以降も第1ラインメモリ22のメモリ領域1/8~ 8/8(8任ット構成)と第2ラインメモリ224のメモリ領域1/8'~8/8(8ビット構成)を交互に切り替えながら上記と同様の処理を実行して、各ソースドライバ1(2,…,8)への映像データのシリアル転送を行う、

【0038】図7は、従来の液晶表示装置を説明するための機能ブロック図であり、図4は、図7の液晶表示装置における信号処理回路及びソースドライバの接続形態

を示す回路図であり、図5は、図7の液晶表示装置における各ソースドライバの一配線形態を示す回路図であっ

【0039】図7に示す従来の液晶表示装置は、図4, ちに示すように、ソースドライバ1(2,…,8)の各 々の入力に48ビン接続する必要があるため、信号処理 回路から一番最後のソースドライバまで48本の映像デ ータの配線が必要となる。

【0040】図6は、図1の液晶表示装置10における 各ソースドライバ1(2. …,8)の一配線形態を示す 回路図である。本実施形態の液晶表示装置10では、図 6に示すように、信号処理回路20からは48本の映像 データの配線が出ているものの、ソースドライバ1

(2. … 8)を通る毎に6本ずの配線が成るため、結果として、配線の長さが半分になる。さらに、図には示さないが、ソースドライバ4とソースドライバ6との間に信号契項回路20がくるように配置すれば、溶晶表示装置10分をの配線を入び、さらに半分になり、図7に示す従来の液晶表示装置の構成に比べて、おおよそ1/4の長さの配線量で済むことになり、配線量の削減を図ることができる。

【0041】このように、映像データのような高周波の 信号が通る配線が少なくなることにより、EMI(電磁 妨害: electromagnetic interf erence)のような不要電磁放射を抑えることも容 易になる。また、信号処理回路20とソースドライバ1 (2. …, 8) の間の配線が1対1で結ばれることから も、他のソースドライバへの影響を考えずにEMIの対 策を施すことが可能となる。また、図7に示す従来の液 品表示装置のような構成では、最後のソースドライバを 除いて、図5に示すようにすべてのソースドライバへの 配線に少なくとも47個の信号の交差が発生する。すな わち、従来の液晶表示装置には、実際の液晶表示装置の プリント基板上に、ソースドライバ各々に対応した47 個のスルーホールを用意する必要が発生するという問題 点があり、その結果、プリント基板の面積を小さくする ことが難しくなるといった問題点があり、スルーホール に起因するEMIの増加などの問題点があるが、本実施 形態ではこれらの問題点も改善できる。

【0042】図8は、図7の液晶表示装置の動作を説明するためのタイミングチャートである。従来の液晶表示・装置では図8に示すようなパラレル形式の映影データを用いた表示動作を実行するため、ソースドライバの入力場子が48本必要となるが、本実施形態ではソースドライバの入力偏子の本数をシリアル変強に応じて削減できて(例えば、本実施形態(図1)の構成の場合は6本で済む)、その結果、入力場子の接続性の確保、及びソースドライバ1(2・・・・8)の小型化等を実費できる。【0043】以上本実施形態を要約すれば、少なくとも表示ラインの映像データを記憶できる集のラインメを表示ラインの映像データを記憶できる集のラインメ

モリ222、224とシリアル変換回路501、…. 5 08を信号処理回路20に設け、信号処理回路20で受 けた1表示ライン分(1024ビット分)の映像データ をソースドライバの数 (=8) に分割し、分割した映像 データの各々を対応するソースドライバ1 (2. 8) ヘシリアル形式の前記映像データに変換してシリア ル転送し、シリアル形式の前記映像データに変換されて シリアル転送されてきた映像データをソースドライバ1 (2. …. 8)の各々を用いてパラレル形式の映像デー 夕に復元して液晶パネル30に256ビット単位で8分 割してパラレル転送させる。これにより、ソースドライ バ1(2, …, 8)の位置が液晶パネル30の大きさに より必然的に決まるような表示装置(特に液晶表示装置 10)において、信号処理回路20とソースドライバ1 (2, …, 8)との間を結ぶ配線の長さを液晶表示装置 10全体で見て従来(図10:総配線長≒8L)のおお よそ1/2 (図11:総配線長与4L)~1/4 (図1 2:総配線長≒2.29L)程度に削減することができ

【0044】なお、本実施の形態においては、本発明法 協品表示法徴に限定されず、本発明を適用する上で好適 なプラズマディスプレイ、ELディスプレイ、LEDデ イスプレイ、FED (Field Emission Display)等のソースドライバの位置が落品パネトの大きさにより必然的に決するようなフラットパネル ディスプレイに適用することができる。また、上記構成 部材の数、位置、形状等は上記実施の形理に限定され ず、本発明と実施する上で結定な数、位置、粉状等にす ることができる。また、各図において、同一構成要素に は同一特号を付している。

100日37 「発明の効果」本発明は、ソースドライバの位置がフラットパネルディスプレイ(液晶パネル)の大きさにより な然的に決まるような表示装置(特に液晶表示装置)に おいて、信号処理回路とソースドライバとの間を結ぶ配 線の長さを液晶表示装置全体で見て健果のおおよそ1/ 2~1/4 得度に削減することができる。

【0046〕さらに、映像データのような高周波の信号 書:electromagnetic interse 声にしていてのでは、一般では、 になる。また、信号処理回路とソーストライバへの間の配 線が1対1で結ばれることから、他のソーストライバへ の影響を考えずにEMIの対策を施すことが可能とな る。また、溶晶表示装置のフリント基板上に、ソースド 要がなくなる。その結果、フリント基板上で、ソースド 要がなくなる。その結果、フリント基板上で することが可能となり、スルーホールと用意する必 することが可能となり、スルーホールに短記するEMI の増加を回避でき、耐電磁効等特性の向上を図ることが できる。

【図面の簡単な説明】

【図1】本発明の液晶表示装置を実行する液晶表示装置 の一実施形態を説明するための機能ブロック図である。

【図2】図1の液晶表示装置における信号処理回路及び ソースドライバの一接続形態を示す回路図である。

【図3】図1の液晶表示装置の動作を説明するためのタ イミングチャートである。

【図4】図7の液晶表示装置における信号処理回路及び ソースドライバの接続形態を示す回路図である。

【図5】図7の液晶表示装置における各ソースドライバ の一配線形態を示す回路図である。

【図6】図1の液晶表示装置における各ソースドライバ の一配線形態を示す回路図である。

【図7】従来の液晶表示装置を説明するための機能ブロ

ック図である。 【図8】図7の液晶表示装置の動作を説明するためのタ

【図9】図1の液晶表示装置におけるソースドライバの 一形態を示すブロック図である。

【図10】液晶表示装置に従来の方法でのソースドライ バへの配線形態を示す図である。

【図11】本発明におけるソースドライバへの一配線形 酸を示す図である。

【図12】本発明におけるソースドライバへの一配線形 態を示す図である。

【符号の説明】

1. 8...ソースドライバ

イミングチャートである.

10…液晶表示装置

11, 21, …, 81…パラレル変換回路

20…信号処理同路

222…第1ラインメモリ

224…第2ラインメモリ

226…タイミング制御回路

30…表示手段 (液晶パネル)

402. …, 408…ゲートドライバ

501, …, 508…シリアル変換同路

CLOCK…同期クロック

GSP…ゲートドライバ用スタートパルス

GCLK…ゲートドライバ用クロック

HSYNC…水平同期信号

SCLK…ソースドライバ用クロック

SDATA1…ソースドライバ1用映像データ (シリア

ル形式の前記映像データ)

SDATA 2…ソースドライバ2 用映像データ (シリア ル形式の前記映像データ)

SDATA3…ソースドライバ3用映像データ(シリア ル形式の前記映像データ)

SDATA4…ソースドライバ4用映像データ(シリア

ル形式の前記映像データ)

SDATA5…ソースドライバ5用映像データ(シリア

ル形式の前記映像データ)

SDATA6…ソースドライバ6用映像データ(シリア

ル形式の前記映像データ)

SDATA7…ソースドライバ7用映像データ(シリア


ル形式の前記映像データ) SDATA8…ソースドライバ8用映像データ (シリア

ル形式の前記映像データ)


SSP…ソースドライバ用スタートパルス

VSYNC…垂直間期信号


[図4]



[図1]



- 10…液晶表示装置
- 20…信号処理同路
- 30…表示手段 (液晶パネル)
- 402, …, 408…ゲートドライバ
- CLOCK…同期クロック
- GSP···ゲートドライバ用スタートバルス
- GCLK·・・ゲートドライバ用クロック
- HSYNC…水平同期信号
- SCLK・・・ソースドライバ用クロック
- SSP···ソースドライバ用スタートバルス
- VSYNC···垂直同期信号




- 11, 21, …, 81…パラレル変換回路
- 20…信号処理同路
- 222…第1ラインメモリ
- 224…第2ラインメモリ
- 226…タイミング物燈順間路
- 501, …, 508…シリアル変換回路
- CLOCK…同期クロック
- HSYNC…水平同期信号
- VSYNC…垂直同期信号


[図3]

				—	
映像データ	DATKS DATKS	\$174127 \$47A126 \$474129	DATASSE DATASSE DATASSE	次の行のデータ DATAL DATAL DAT	D. 1074, 1419.
(8118)	1 M-8 1 12-8 1	X 0129-7 Y 2129-6 Y 0130-6 Y	Y 1990-6 Y 2000-6 Y 1007-6 3		-4 X M -6 X M -9.
(8177)	X 01-7 X 02-7 X	Y 0120-7 Y 0129-7 Y 0130-7 Y	(D&s-7 Y 1066-7 Y 1257-7)		7) N 7 (16-7
(8176)	(N.4) 22-6)	X D128-6 Y 1029-6 Y 0190-6 Y	Y DRE-6 Y ROSE-6 Y DOSE-6 Y		-6) ba 5 \ 16-6
(BITS)	D1-6 X 30-5 X	X 0120-5 X 0129-5 X 0130-5 X	Y 9255-5 Y 9255-5 Y 9257-5 Y		-6 Y BG'-5 Y BS'-5
(8174)	DI-4 X 10-6 X	X D128-4 X D129-4 X D150-4 X	Y 1055-4 Y 1255-4 Y 2257-4 Y		4 / 10-4 / 10-4
(8173)	(D1-0) NO-0)	X D128-3 X D129-3 X D150-5 Y	Y DOSG-3 Y DASG-3 Y MASG-3 Y	DI '-3 Y B2'-3 Y B3	
(8172)	(B1-4) B2-2)	(D120-2 (D120-2 (D130-2)	Y 1258-2 Y 1156-2 Y 1257-2 Y	\ \(\text{p15 \lambda \text{p55 \lambda \text{p1}} \)	- A
(8171)	(D1-1) \$2-1)	X D128-1 X D120-1 X D130-1 X	Y 0265-1 Y 0156-1 Y 0257-1 Y	X 84 -1 X 86 -1 X 89	
CLOCK					·
	1				
	ツースドライバ 11 飲み込むデータ	Z. S.	1/3 2K	178K 17-24347	116
th 10 Annertana	ラインメモリ1/1 に課を込む	ラインメ におき込	ピリス/8 ラインメモ に関を込む	リ3/8 ラインメモリ に関る込む	∕ 5'
信号処理回路社 (SDA7A8)	177				
(SDATAT)					3 (1897-4 (1897-6
(SDATA6)				9769-1 B109-2 D169	
(SDATAS)					
(SDATA4)				1619-1 (1619-2) 1619	
(SDATAS)				1385-1 (1355-2) 1395	
(SDATA2)				\$257-1 D957-2 B057-	
(SBATA1)				/ \$129-1 D129-2 B129	
(Sex 141)				DI-1 10-2 DI-	1 to-4 1 14-6


[図8]









[図11]




[図6]




【図9】



【図7】





フロントページの続き

(51) Int. C1.7 G 0 9 G 3/36 織別記号

FΙ G 0 9 G 3/36 (参考)

Fターム(参考) 2H093 NA16 NA43 NC22 NC24 NC29 NC34 ND06 ND34 ND40

5C006 AA22 AC11 AC17 AC21 AF25

BB15 BC12 BC16 BF03 BF05

FA32 FA42

5C080 AA10 BB06 CC03 DD12 EE29

FF11 GG12 JJ02 JJ04